基礎から学ぶ Verilog HDL & FPGA 設計

第2回

4ビット加算器を設計しよう

中野浩嗣. 伊藤靖朗





1-11/2





前回(本誌 2007年4月号, pp.105-114)は,全加算器を Verilog HDLで設計し、シミュレーションや、FPGAボードへ の回路のダウンロードと動作確認を行った. 今回は. 前回設計 した全加算器を用いて、4ビット加算器を設計する. (編集部)

1. 4 ビット加算器の設計

前回設計した全加算器は,組み合わせ回路の一つです. 組み合わせ回路とは、現在の入力にのみ依存して出力が決 まる回路で,基本ゲート回路(NOT, AND, OR, XORな ど)の組み合わせで設計することができます.今回は,も う少し複雑な組み合わせ回路に挑戦しましょう.

● assign 文と always 文

前回は全加算器を設計するのにassign文を用いました が, Verilog HDLでは,通常, assign文よりもalways

リスト1 always 文を用いた全加算器のVerilog HDL 記述(fa.v)

```
module fa(a, b, cin, s, cout);
      input a, b, cin;
      output s, cout;
                                 レジスタ宣言
      always @(a or b or cin)
        s = a ^ b ^ cin;
10
        cout = (a & b) | (b & cin) | (cin & a);
11
12
                               aかbかcinの値が変化
   endmodule
                               するたびに実行される
```

文の方がよく用いられます. リスト1に, always 文を用 いた全加算器の Verilog HDL 記述を示します.

4行目までは,前回のassign文を用いた全加算器と同 じです.5行目で reg 文を使って変数 s と cout をレジス タ型変数として宣言しています. always 文は, always @(...)という形で始まります.「...」の部分はイベント・リ ストと呼ばれ,ここで指定された変数などの値に変化があ るたびに,後に続く文が実行されます.ここでイベント・ リストは「a or b or cin」なので,入力信号のa,b, cinのいずれかの値が変化するたびに、後に続くbegin~ end 間の文(9行目と10行目の代入文)が実行されます. よって,変数sとcoutは常に正しい値をとることになり ます.

5行目の reg 文は「レジスタ宣言」と呼ばれ, sと cout がレジスタ型変数であることを宣言しています.ただし, このレジスタ型変数は,いわゆるレジスタ(論理回路で値 を記憶するのに用いる)になるとは限りません、レジスタ 型変数は、レジスタにも信号線にもなり得ます、実際, リ スト1のsとcout は信号線です.これがVerilog HDLの ややこしい点なのですが,ともあれ,以下の点を覚えてお くとよいでしょう.

- always 文の中で用いられる代入文の左辺は,レジスタ 宣言(reg)で宣言されたレジスタ型変数でなければなら ない.
- assign 文の中で用いられる代入文の左辺は,ネット宣 言(wire)で宣言されたネット型変数でなければならな L١.

KeyWord

Verilog HDL, FPGA, HDL, 全加算器, イベント・リスト, レジスタ, モジュール・インスタンス化, オーバフロー,1の補数,2の補数,演算子

基礎から学ぶ Verilog HDL & FPGA 設計




図1 4 ビット加算器のイメージ

4ビットの2進数を二つ加算して,4ビットの値を出力す る.けた上がりのためのビットも必要.




図2 4ビット加算器のブロック図

前回設計したモジュールfaを適切に接続すれば,4ビット加算器を作ることができる.

● レジスタ型変数は、値を保持するレジスタにも信号線に もなり得る。

レジスタ型変数がどのような場合に信号線になり、レジ スタになるのかについては,次回以降で詳しく説明します.

● 4ビット加算器を3通りの方法で記述する

次に、4ビットの2進数を二つ足し合わせる4ビット加算 器を設計してみましょう、4ビット加算器は二つの4ビッ トをポートaとbに入力し, その合計を4ビットでポートs に出力します(図1). 前回設計した全加算器を四つ並べて 適切に接続することにより、4ビット加算器を作ることが できます(図2).

ここでは, Verilog HDLのさまざまな記述方法を知る ために,以下の三つの方法で4ビット加算器を設計してみ ます.

- すべての信号線の論理を定義する方法(最も原始的)
- 既に設計したモジュールを部品として利用する方法(モ ジュール・インスタンス化)
- 算術演算子を用いる方法

リスト2 すべての信号線をassign 文で定義することにより設計した 4 ビット加算器のVerilog HDL 記述(adder4.v その1)

```
module adder4(a, b ,s);
        input [3:0] a. b:
        output [3:0] s:
        wire [2:0] c;
                                          最下位ビット同士
        assign s[0] = a[0] ^ b[0];
                                          の加質
       assign c[0] = a[0] & b[0];
assign s[1] = a[1] ^ b[1] ^
        assign c[1] = (a[1] & b[1]) | (b [1] & c[0]) |
10
11
                                            (c[0] & a[1]);
        assign s[2] = a[2] ^ b[2] ^ c[1];
12
13
        assign c[2] = (a[2] & b[2]) | (b [2] & c[1]) |
                                            (c[1] & a[2]);
        assign s[3] = a[3] ^ b[3] ^ c[2];
endmodule
```

● すべての信号線の論理を定義する方法

リスト2は,すべての信号線をassign文で定義するこ とにより設計した4ビット加算器です.3行目のinput文 で,aとbが,それぞれ4ビットの入力ポートであること を宣言しています.ポートのインデックスの範囲を[3:0] と指定しているので, a[3], a[2], a[1], a[0]は, 4 ビットからなる入力ポートaの,上位ビットから並べた各 ビットを表すことになります.

入力ポートと同様に,4行目のoutput文では,sが4 ビットの出力ポートであることを宣言しています.

5行目のwire 文では, c が3 ビットのネット(信号線)で あることを宣言しています、この3ビットの信号は、入力 ポートと出力ポートのいずれでもないモジュール内の信号 線となります.

7行目から13行目のassign文で,各信号線の接続を定 義しています.信号線c[2],c[1],c[0]がassign文 の左辺と右辺の両方にあり、これらの信号線が全加算器を 接続しています.




図3 モジュールadder4 の信号線とモジュールfa の接続

リスト3 モジュールfa を用いた4 ビット加算器のVerilog HDL 記述(adder4.v その2)

```
module adder4(a, b, s);
      input [3:0] a,b;
                         モジュールfaをインスタンス化したfa0
      output [3:0] s;
 5
      wire [2:0] c;
                                                                同じくfa1
 6
      fa fa0(.a(a[0]),.b(b[0]),.cin(0),.s(s[0]),.cout(c[0]));
      fa fa1(.a(a[1]),.b(b[1]),.cin(c[0]),.s(s[1]),.cout(c[1]));
      fa fa2(.a(a[2]),.b(b[2]),.cin(c[1]),.s(s[2]),.cout(c[2]));
1.0
      fa fa3(.a(a[3])..b(b[3])..cin(c[2])..s(s[3])):
11
                                                                同じくfa2
   endmodule
                                  同じくfa3
```

リスト4 算術演算子を用いた4 ビット加算器の Verilog HDL 記述(adder4.v その3)

```
module adder4(a, b, s);
       input [3:0] a,b;
      output [3:0] s;
5
      req [3:0]
6
      always @(a or b)
Я
        s = a + b:
10
   endmodule
                    算術演算子を用いて
                    aとbの和を表現
```

● モジュール・インスタンス化を利用する方法

既に設計したモジュール fa を利用して, 4 ビット加算器 を作ってみましょう.このモジュールfaは,assign文 を用いたものでも always 文を用いたものでもかまいませ h .

リスト3は, モジュール fa を用いた4 ビット加算器の Verilog HDL 記述です . 7 行目 ~ 10 行目は , モジュール fa を四つ用い, それぞれに fa0, fa1, fa2, fa3 という名 前を付けることを宣言しています.このように,既に設計 したモジュールを用いることを「モジュールのインスタン ス化」と呼びます注1.

かっこの中は, 各モジュール fa のポートと, モジュー ル adder4 のネット(信号線)との接続を定義しています. 例えば,7行目の.a(a[0])は,fa0の入力ポートaにモ ジュール adder4 のネットa[0]を接続することを意味し ます(図3).

また,.cin(0)は,fa0の入力ポートcinに常に0を 書き込むことを意味します.さらに,.s(s[0])は,fa0 の出力ポートsにモジュール adder4 のネットs[0] を接 続することになり, fa0 の出力ポートsの値がs[0] に書 き込まれることになります.このように, 図2に示されて いる fa0, fa1, fa2, fa3 間の接続が7行目~10行目で 実現されていることを確認してみてください.

なお,モジュール・インスタンス化の際に,ポート・リ ストの順序に合わせて,接続するネットを記述する方法が あります. 例えば, **リスト**3の7行目の場合, モジュール fa のポート・リストはa, b, cin, s, cout の順なので, ポートを省略して、

fa fa0(a[0],b[0],0,s[0],c[0]);

と書くことができます.しかし,このような記述はバグの 原因となりやすいので,本連載では,なるべくポート・リ ストを省略しない書き方をすることにします.

● 算術演算子を用いる方法

算術演算子を用いることにより、前の二つの方法に比べ て加算回路を非常に簡単に設計することができます. リス ト4は, always 文を使って, 8行目でsにaとbの和を書 き込んでいます.

ここで,+は算術演算子であり,aとbの合計が計算さ れます.従って,aとbのいずれかのビットの値が変化し た場合にこの代入文が実行されます.

この例のように,代入文が一つの場合, begin ~ end は 省略することができます.

また, リスト4はalways 文を用いていますが, かわり にassign文を用いることができます. 具体的には,5行 目のレジスタ宣言(reg)を削除して,7行目と8行目を,

assign s = a + b;

で置き換えます.

2. 補数表現を使って正しい計算結果を得る

4ビットの加算器は,二つの4ビットのビット列を加算 します. Verilog HDLでは,ビット列を数値として取り扱 うとき ,「符号なしの2進数表現」とみなします. つまり, " 0000 ", " 0001 ", … , " 1111 "は , 0 , 1 , … , 15として取 リ扱われます(表1). 4 ビット加算器 adder 4 の出力は4 ビットなので,加算結果が4ビットの範囲に収まるとき, つまり,0~15のとき,正しい計算結果となります.

ところが, 15を超えるとき, つまり, 全加算器 fa3 から

注1:モジュールのインスタンス化については第1回(本誌2007年4月号に 掲載)にも説明した.インスタンス宣言の書式については,2007年4 月号のp.111を参照のこと.

表1 4 ビットのビット列に対する値(10 進数で表した)

ビット列	符号なし 2進数表現	符号付き 2進数表現	1の補数表現	2の補数表現	
0000	0	0	0	0	
0001	1	1	1	1	
0010	2	2	2	2	
0011	3	3	3	3	
0100	4	4	4	4	
0101	5	5	5	5	
0110	6	6	6	6	
0111	7	7	7	7	
1000	8	- 0(=0)	- 7	- 8	
1001	9	- 1	- 6	- 7	
1010	10	- 2	- 5	- 6	
1011	11	- 3	- 4	- 5	
1100	12	- 4	- 3	- 4	
1101	13	- 5	- 2	- 3	
1110	14	- 6	- 1	- 2	
1111	15	- 7	- 0(=0)	- 1	

けた上がりが生じるときは4ビットの範囲に収まらないの で,正しい計算結果になりません.例えば,4ビット加算 器による計算"0011"+"1110"="0001"は,10進数に直す と3 + 14 = 1 となり, 誤った結果になります. このような 状況を, けたあふれ(オーバフロー)と言います.

● 符号付き2進数

CPU などで計算を行う場合は,負の数が取り扱えないと 不便です.そこで,ビット列の一部を負の数とみなすよう にします.簡単に思いつくのは,最上位ビットを符号とみ なす「符号付き2進数表現」です.

最上位ビットが1のときは負の数とみなし,下位3ビッ トがその絶対値であるとします(表1). 例えば, "1101"は, 最上位ビットが1なので負の数であり、絶対値は下位3ビッ ト"101", つまり5なので、 - 5とみなします。

先に設計した4ビット加算器 adder4 では,ビット列を 符号付き2進数表現とみなすと加算結果が正しくないこと があります. 例えば, "0011"+"1110"="0001"は,3+ (- 6)=1となり,間違った結果になってしまいます.そ こで,1の補数表現や2の補数表現を用います.

● 1の補数表現

1の補数とは,ビット列の各ビットを反転したものです. 例えば, "0110"の1の補数は"1001"です.

1の補数表現では、1の補数を符号が反転したものと考え ます. 例えば, "0110"は符号なし2進数表現では6なので, その1の補数"1001"を - 6とみなします.これによると,

最上位ビットが1であるビット列は負の数であることにな ります. すると, 表1に示すように, 4ビット列に負の数 を割り当てることができます.

1の補数表現では,絶対値が同じ正の数と負の数を加算 すると全ビットが1になります. 例えば,6+(-6)=0は "0110"+"1001"="1111"となります ."1111"は - 0,つ まり0なので,正しい加算結果になります.

ところが,1の補数表現では"0000"と"1111"の2通り のビット列が0となってしまいます.これはとても不都合 です. 例えば, 二つのビット列が同じ値かどうかを判定す る回路を設計するときに , "0000 "と"1111 "は同じ値であ る,と例外判定する必要があり,回路が複雑になってしま います.

● 2の補数表現

ビット列の各ビットを反転し、1を加算したものを「2の 補数」と呼びます. 例えば, "0110"の2の補数は"1010"で す.ほとんどのCPUでは,1の補数表現の欠点を克服した 2の補数表現を用いています.

2の補数表現では,2の補数を符号が反転したものと考え ます. 例えば, "0110"は符号なし2進数表現では6なので, その2の補数"1010"を - 6とみなします.

1の補数と同様に,最上位ビットが1のビット列は,負 の数であるとします. すると, 表1に示すように, 4ビッ ト列に負の数を割り当てることができます.

2の補数表現では,絶対値が同じ正の数と負の数を加算 すると全ビットが0になり,正しい結果になっています. 例えば,6+(-6)=0は"0110"+"1010"="0000"とな り,結果は正しくなります.

4ビットの2の補数表現は-8~7の値をとりますが,計 算結果がこの範囲に収まる限り,4ビット加算器は入出力 ビット列を2の補数表現とみなしても正しい計算結果を出 力します.

なお本連載は,ゴールとしてCPUを設計することを考 えています. それを踏まえて, 今後, ビット列が数値を表 すときは、2の補数表現であるものとします.

ただし Verilog HDL では,ビット列が「符号なしの2進 数表現」として取り扱われ、各種演算が行われるので、こ の点を考慮して設計する必要があります.

3. 4ビット加算器をシミュレーションする

さてここからは,手を動かします.作成した4ビット加 算器 adder4.v を設計ツール(ISE WebPACK)に入力し, 正しく動作することをシミュレーションで確認してみま しょう.

設計ツールを起動すると,前回作成したプロジェクトが 開きます(開いていない場合は、メニュー・バーから「File」

「Open Project...」を選択してプロジェクトを開く). Sources ウィンドウ内を右クリックし、「New Source...」を 選択して「Verilog Module」を選択し, File nameを 「adder4」として,ファイルadder4.vを作成します.

adder4.v に入力する Verilog HDL 記述は,3通りの設計 (リスト2~リスト4)のうち,どれでもかまいません.い ずれの場合も結果は同じになります.

● テストベンチの作成

次に,テストベンチadder4_tb.v を作成します.作成方 法は前回行ったfa tb.v の作成と同様です.

具体的には.Sourcesウィンドウ内を右クリックし, 「New Source...」を選択して「Verilog Module」を選択し, File name を「adder4_tb.v」として,ファイルadder4_tb.v を作成します. Sources ウィンドウに adder 4_tb.v のテン プレートが表示されるので,これを編集して,adder4.vに 対するテストベンチを作成します.

リスト5 にテストベンチの例を示します. テストベンチ

リスト5 テストベンチ(adder4_tb.v)

```
`timescale 1ns / 1ps
    module adder4_tb;
    req [3:0] a,b;
    wire [3:0] s;
    adder4 adder4_0(.a(a),.b(b),.s(s));
    initial begin
 q
       a = 4 'b0000; b=4 'b0000;
1.0
       #100 a = 4'b0001:
11
       #100 a = 4'b0010:
12
       #100 b = 4' b0111:
13
14
       #100 a = 4' b1101:
       #100 a = 4' b1011;
15
       #100 b = 4 'b1001;
16
       #100 b = 4' b1110;
17
       #100 a = 4'b0000; b=4'b0000;
18
19
    end
    endmodule
```

なので,モジュール adder4 tb にポートはありません.


4行目で,入力のためのレジスタ型変数a,bを宣言しま す.5行目で出力のためのネット型変数sを宣言します.7 行目では,モジュール adder4 をインスタンス化していま す.9行目から19行目では,入力aとbの値を設定してい ます.

テストベンチを入力した後,構文チェックを行います. Sourcesウィンドウ上部のドロップダウン・リストから 「Behavioral Simulation」を選択します、次に、Sources ウィンドウの adder4 tb(adder4 tb.v)を選択し, Processes ウィンドウの「Xilinx ISE Simulator」の階層を 展開して、「Check Syntax」をダブルクリックします.

問題がなければ, Processes ウィンドウの「Simulate Behavioral Model」をダブルクリックし、シミュレーショ ンを行います、シミュレーション結果はワーク・スペース に表示されます.

シミュレーション波形において,4ビットの各ネットa, b, sの値は16進数で表示されます「**図4(a)**]. 加算結果が 正しいかどうかを確認するために、表示形式を変更してみ ましょう.


変更したい波形にマウス・カーソルを合わせ, 右ボタン をクリックすると,図5のメニューが現れます.このメ ニューの「Decimal(Unsigned)」を選ぶと,ビット列を符 号なし2進数表現とみなした場合の値を10進数で表示しま



(a)16進数表現

Current Simulation Time: 800 ns			2	00	41	00	60	0	80	00
■ 🚮 s[3:0]	0	0	(1	X 2	5	(12)	(14)	4	9	
■ 🗖 a[3:0]	0	0	1	X	2	9	$\overline{}$	11		
■ 🚮 b[3:0]	0		0	9)	(3		(9)	14	


(b)符号なし2進数表現



(c)2の補数表現

図4 4 ビット加算器 adder4 のシミュレーション波形

基礎から学ぶ Verilog HDL & FPGA 設計



叉 5 波形の表示方式を変更する

す.「Decimal(Signed)」を選ぶと,2の補数表現とみなし た場合の値を10進数で表示します.

符号なし2進数表現では、けたあふれのない(つまり、加 算結果が0~15におさまる)限り,正しい結果になってい まず 図4(b)1.

2の補数表現でも,けたあふれのない(つまり,加算結果 が - 8 ~ 7 におさまる)限り,正しい結果になっていること が確認できます[図4(c)].

● Verilog HDLの演算子

Verilog HDL では加算 + を含めて, さまざまな演算子が 用意されています. Verilog HDLの主な演算子を表2に示 します. 一部を除いて, C言語の演算子をほぼ踏襲してい ます.乗算,除算,剰余は複雑な回路になるので,設計 ツールによってはサポートしていない場合があります.

先に述べたように, Verilog HDLでは, ビット列は符 号なしの2進表現として扱われる点に注意する必要があり ます.

CPUでは,負の数を扱うためにビット列を2の補数表現 とみなして演算を行いたいので, Verilog HDLの演算子が そのまま使えないことがあります.4ビット加算器で確認 したように,加算+については,ビット列を2の補数表現 とみなしても,正しい演算結果が得られます.減算も同様 です.

実は乗算*についても,ビット列を2の補数表現とみな しても正しい演算ができます.4ビットのビット列で確認 してみましょう.乗算(-2)*3は,2の補数表現では, "1110"*"0011"となります.この4ビット列の乗算を符号 なし2進表現とみなして計算すると, 結果は"101010"とな ります.この下位4ビットを取り出すと"1010"であり,2

表2 Verilog HDL の主な演算子

算術演算子	関係演算子			
+ 加算	== 左辺と右辺は等しい			
- 減算	!= 左辺と右辺は等しくない			
* 乗算	>= 左辺は右辺以上			
/ 除算	<= 左辺は右辺以下			
% 剰余算	> 左辺は右辺より大きい			
- 2の補数(符号反転)	< 左辺は右辺より小さい			
ビットごとの演算子	リダクション演算子			
~ 1の補数(ビットごとの反転)	& 全ビットの論理積			
& ビットごとの論理積	~& 全ビットの論理積否定			
ビットごとの論理和	全ビットの論理和			
^ ビットごとの排他的論理和	~ 全ビットの論理和否定			
~^ ビットごとの排他的論理和	^ 全ビットの排他的論理和			
否定	~^ 全ビットの排他的論理和否定			
ビット・シフト演算子	条件演算子			
<< 左辺を右辺だけ左シフト	?: 条件?真の場合:偽の場合			
>> 左辺を右辺だけ右シフト	連結演算子			
論理演算子	{,} ビット列の連結			
! 論理否定	反復演算子			
&& 論理積	{{}} ビット列の繰り返し			
┃ 論理和 ┃	.,,,			

の補数表現では - 6なので,正しい計算結果になっていま す.よって,加算,減算,乗算に関しては, Verilog HDL の算術演算子をそのまま用いて,2の補数表現として演算 を行うことができます.

問題は,関係演算子の大小比較です.例えば,4ビット のビット列"1101"と"0001"は,符号なしの2進数と見なす と13 > 1ですが, 2の補数表現では-3 < 1となり, 逆の 結果となります、2の補数表現として正しい結果にするた めには,ある工夫が必要です.これについては次回で触れ ることとします.

次回は,マルチプレクサと算術論理演算回路(arithmetic and logic unit: ALU)を設計します.

なかの・こうじ いとう・やすあき 広島大学大学院 工学研究科

<筆者プロフィール>-

中野浩嗣 . 1992年,大阪大学大学院 博士後期課程修了 . 工学 博士.一つの民間企業,二つの大学を経て,2003年より広島大 学 教授.

伊藤靖朗. 2003年, 北陸先端科学技術大学院大学 博士前期課 程修了. 現在, 広島大学 助教.